A processor includes a write buffer having a plurality of write buffer entries for storing data to be stored in extenal memory and a system interface. The system interface includes an ordering queue and ordering queue logic.
句子结构并不是很复杂,我只是搞不懂“write buffer entries\"和\"ordering queue\"这两个词在这个领域中是什么意思呀!
我试着翻译如下:处理器包括具有用于把将被存储的数据存储在外部存储器中的多个写缓冲区入口,以及系统接口。系统接口包括有序队列和有序队列逻辑。
请大家帮帮忙指点一下,先谢谢各位了!
分享到 :
0 人收藏

2 个回复

倒序浏览
hamlet  注册会员 | 2007-3-8 00:57:59

Re:请问大家

首先:漏译了“缓冲区(器)”。并且,根据缓冲器原理,应该是缓冲器而不是“缓冲器入口”用于“将待存储数据存储于外部存储器”。     
      对于“缓冲器入口”,应该就是将数据写入缓冲区的多个数据输入端口。
     ordering queue原以为是指令序列(instruction queue)的另一种不太规范的叫法,但楼主的翻译应该是对的,即数据按照一定的数字逻辑组成的有序序列。所以才说包括“有序序列”和“有序序列逻辑”。
广告位说明
xcuestc  新手上路 | 2007-3-9 21:18:26

Re:请问大家“write buffer entries"和"ordering queue&quo

我认为应这么翻译(原文写的不太好,个人感觉某些定语的位置不太合适。)

处理器包括一个具有多个写缓冲入口和一个系统接口的写缓存,该写缓存用于存储(缓存)即将存储到外部存储器的数据。该系统接口包括排列队列和排序队列接口。

我对该句的理解:
缓存,其实就是暂时放数据,本句话中的数据最终是要送往外部存储器的,之所以设置缓存,是因为外部存储器可能一时接收不了那么多的数据。

所以自然有个问题,数据如何进入缓存?答案是要通过多个写缓冲入口(write buffer entries),数据最终是要离开写缓存的,如何实现?通过系统接口(system interface)。
但是不能大家一窝蜂的挤出去啊,怎么办呢?要又秩序即“ordering queue” 及相应的逻辑“ordering queue logic”
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|( 冀ICP备05010901号 )|博派知识产权

Powered by Discuz! X3.4 © 2001-2016 Comsenz Inc.

返回顶部